STM32F103C6T6 Pinout, Arkitektur, Specifikationer, & Programmering

STM32F103C6T6 er en lavtæthed STM32F1 mikrokontroller bygget omkring en 72 MHz Arm Cortex-M3 kerne. Dens LQFP-48 konfiguration giver 32 KB Flash, 10 KB SRAM, 37 GPIO'er, 10 eksterne kanaler delt af to 12-bit ADC'er, én avanceret kontrol-timer, to generelle formål timer, syv DMA-kanaler, og USB, CAN, USART, SPI, og I²C interfaces. Den er velegnet til kompakt sensorindhentning, PWM- og motorstyring samt indlejrede kommunikationssystemer. ST opfører STM32F103C6-familien som aktiv og identificerer STM32F103C6T6A og STM32F103C6T6ATR som nuværende LQFP-48 ordre koder.

Katalog

Figur 1. STM32F103C6T6

STM32F103C6T6 Pinout Funktioner

STM32F103C6T6 bruger en 48-ben LQFP pakke og giver 37 GPIO pins. Mange GPIO pins understøtter alternative funktioner, herunder ADC-inputs, PWM-udgange, USART, SPI, I²C, CAN, USB, klokkesignaler og fejlfinding. Disse funktioner vælges ved at konfigurere det relevante perifere, GPIO-tilstand og AFIO registre, når omfordeling er nødvendig. Funktioner tildelt den samme fysiske pin kan ikke bruge samtidig.

Figur 2. LQFP48 Pinout for STM32F103x4/x6 Lavtætheds Enheder

Pin	Pin Navn	Hoved- og Alternative Funktioner
1	VBAT	Backup strøminput til RTC, 32.768 kHz oscillator og backup registre, når VDD ikke er tilgængelig.
2	PC13-TAMPER-RTC	GPIO PC13; RTC tamper input eller RTC clock output.
3	PC14-OSC32_IN	GPIO PC14; input for 32.768 kHz LSE krystal eller ekstern klokke.
4	PC15-OSC32_OUT	GPIO PC15; output for 32.768 kHz LSE krystal.
5	PD0-OSC_IN	HSE krystal eller ekstern højhastigheds klokke input efter reset; kan omfordeles som GPIO PD0.
6	PD1-OSC_OUT	HSE krystal output efter reset; kan omfordeles som GPIO PD1.
7	NRST	Aktiv-lav ekstern reset input og reset output.
8	VSSA	Analog jord for ADC og interne analoge kredsløb.
9	VDDA	Analog forsyning til ADC, reset kredsløb, interne RC oscillatorer og PLL.
10	PA0-WKUP	GPIO; standby wake-up input; USART2_CTS; ADC1/ADC2 kanal 0; TIM2_CH1 eller ekstern trigger.
11	PA1	GPIO; USART2_RTS; ADC1/ADC2 kanal 1; TIM2_CH2.
12	PA2	GPIO; USART2_TX; ADC1/ADC2 kanal 2; TIM2_CH3.
13	PA3	GPIO; USART2_RX; ADC1/ADC2 kanal 3; TIM2_CH4.
14	PA4	GPIO; SPI1_NSS; USART2_CK; ADC1/ADC2 kanal 4.
15	PA5	GPIO; SPI1_SCK; ADC1/ADC2 kanal 5.
16	PA6	GPIO; SPI1_MISO; ADC1/ADC2 kanal 6; TIM3_CH1; remapped TIM1_BKIN.
17	PA7	GPIO; SPI1_MOSI; ADC1/ADC2 kanal 7; TIM3_CH2; remapped TIM1_CH1N.
18	PB0	GPIO; ADC1/ADC2 kanal 8; TIM3_CH3; remapped TIM1_CH2N.
19	PB1	GPIO; ADC1/ADC2 kanal 9; TIM3_CH4; remapped TIM1_CH3N.
20	PB2-BOOT1	GPIO PB2; BOOT1 indgang brugt sammen med BOOT0 til at vælge boot-hukommelsen.
21	PB10	GPIO; remapped TIM2_CH3.
22	PB11	GPIO; remapped TIM2_CH4.
23	VSS_1	Digital jord.
24	VDD_1	Digital strømforsyning til I/O-kredsløb og intern spændingsregulator.
25	PB12	GPIO; TIM1 break indgang, TIM1_BKIN.
26	PB13	GPIO; TIM1 komplementær kanal 1 udgang, TIM1_CH1N.
27	PB14	GPIO; TIM1 komplementær kanal 2 udgang, TIM1_CH2N.
28	PB15	GPIO; TIM1 komplementær kanal 3 udgang, TIM1_CH3N.
29	PA8	GPIO; USART1_CK; TIM1_CH1; mikrocontroller klokke udgang, MCO.
30	PA9	GPIO; USART1_TX; TIM1_CH2.
31	PA10	GPIO; USART1_RX; TIM1_CH3.
32	PA11	GPIO; USART1_CTS; CAN_RX; TIM1_CH4; USB_DM.
33	PA12	GPIO; USART1_RTS; CAN_TX; TIM1 ekstern trigger; USB_DP.
34	PA13	JTMS/SWDIO debug signal efter reset; brugbar som GPIO når debug konfigurationen tillader det.
35	VSS_2	Digital jord.
36	VDD_2	Digital strømforsyning.
37	PA14	JTCK/SWCLK debug klokke efter reset; brugbar som GPIO når debug konfigurationen tillader det.
38	PA15	JTDI efter reset; GPIO når JTAG er deaktiveret; remapped TIM2_CH1/ETR eller SPI1_NSS.
39	PB3	JTDO/TRACESWO efter reset; GPIO; remapped TIM2_CH2 eller SPI1_SCK.
40	PB4	NJTRST efter reset; GPIO; remapped TIM3_CH1 eller SPI1_MISO.
41	PB5	GPIO; I²C1_SMBA; remapped TIM3_CH2 eller SPI1_MOSI.
42	PB6	GPIO; I²C1_SCL; remapped USART1_TX.
43	PB7	GPIO; I²C1_SDA; remapped USART1_RX.
44	BOOT0	Boot-mode valg indgang. Bruges sammen med PB2/BOOT1 til at vælge brugerflash, systemhukommelse eller SRAM ved opstart.
45	PB8	GPIO; remapped I²C1_SCL eller CAN_RX.
46	PB9	GPIO; remapped I²C1_SDA eller CAN_TX.
47	VSS_3	Digital jord.
48	VDD_3	Digital strømforsyning.

Arkitektur og Arbejdsprincipper

STM32F103C6T6 Arkitektur

STM32F103C6T6 tilhører STM32F103x4/x6 low-density performance-line familie og bruger en 32-bit Arm Cortex-M3 kerne, der fungerer ved op til 72 MHz. Figur 3 er det officielle familie-niveau blokdiagram; derfor repræsenterer nogle I/O og ADC tællinger vist i diagrammet det maksimale, der er tilgængeligt på større pakkevarianter snarere end de nøjagtige ressourcer for C6 LQFP48 enheden.

Figur 3. Officielt STM32F103x4/x6 Familie-Niveau Blokdiagram

Den interne busarkitektur forbinder processoren, hukommelser, DMA-controlleren og perifere busser. AHB-domenet forbinder Cortex-M3 kernen, Flash-hukommelse, SRAM og syv-kanal DMA-controller og kan fungere ved op til 72 MHz. Perifere funktioner er opdelt mellem de to APB-domæner. APB1 er begrænset til 36 MHz, mens APB2 kan fungere ved op til 72 MHz. DMA-controlleren kan overføre data mellem understøttede perifere enheder og SRAM uden at kræve, at CPU'en flytter hver dataenhed, hvilket reducerer processorens arbejdsbyrde under gentagne dataoverførsler.

STM32F103C6T6 Arbejdsprincip

Figur 4. Forenklet STM32F103C6T6 Arbejdsflow, der viser opstart, databehandling, afbrydelser, DMA, outputkontrol og lavstrøms mode

STM32F103C6T6 starter efter tænding eller reset, vælger boot-kilden og bruger i starten 8 MHz HSI klokke. Firmware konfigurerer derefter systemklokken, GPIO'er og nødvendige perifere.

Under drift behandler Cortex-M3 inddata og kontrollerer udgange. DMA kan overføre data mellem understøttede perifere enheder og SRAM med mindre CPU involvering, mens NVIC håndterer og prioriterer afbrydelser.

Når enheden er inaktiv, kan den gå ind i søvn-, stop- eller standbytilstand. Efter stop-mode opvågning kan firmwaren have brug for at genskabe PLL og den valgte systemklokke. Opvågning fra standby medfører en reset-stil genstart.

Tekniske Specifikationer

Specifikation	STM32F103C6T6
Producent	STMicroelectronics
CPU-kerne	32-bit Arm Cortex-M3
Maksimal CPU-frekvens	72 MHz
Flash-hukommelse	32 KB
SRAM	10 KB
Hovedforsyningsspænding	VDD = 2.0–3.6 V
Analog forsyning med ADC-drift	VDDA = 2.4–3.6 V
Backupforsyning	VBAT = 1.8–3.6 V
GPIO-pins	37
ADC	To 12-bit ADC'er, der deler 10 eksterne kanaler; maksimalt 1 MS/s pr. ADC med en 14 MHz ADC-clock og minimum 1.5-cycles samplingstid
Temperaturføler	Integreret og internt tilsluttet et ADC-kanal
DMA	Syv-kanals DMA-controller
Timere	TIM1 avanceret kontrol timer og TIM2/TIM3 generelle timere; alle er 16-bit
Andre timere	24-bit SysTick timer, uafhængig watchdog og vindue-watchdog
SPI	Én SPI-grænseflade, op til 18 Mbit/s
I²C	Én I²C-grænseflade, der understøtter standard- og hurtig-tilstand ved op til 400 kHz, med SMBus/PMBus understøttelse
USART	USART1 op til 4.5 Mbit/s; USART2 op til 2.25 Mbit/s; synkron tilstand, LIN, IrDA og smartcard understøttelse
CAN	CAN 2.0B aktiv controller, op til 1 Mbit/s
USB	USB 2.0 fuld hastighed enhed ved 12 Mbit/s; kræver en 48 MHz USB clock. USB-kompatibel elektrisk drift kræver VDD = 3.0–3.6 V og en ekstern 1.5 kΩ D+ pull-up.
Klokkekilder	8 MHz HSI, 4–16 MHz HSE krystal, cirka 40 kHz LSI og 32.768 kHz LSE
RTC	Integreret RTC med backup-registere og VBAT-drift
Debug-grænseflader	Serial Wire Debug og JTAG
Lavenergi-tilstande	Søvn, Stop og Standby
Yderligere hardware	CRC-beregningsenhed og 96-bit unik enheds-ID
Pakke	LQFP-48, 7 × 7 mm krop, 0.5 mm benafstand
Driftstemperatur	−40 til +85 °C for temperatur suffix 6

Bemærk: ST opfører i øjeblikket STM32F103C6 familien som aktiv og identificerer STM32F103C6T6A og STM32F103C6T6ATR som nuværende LQFP-48 ordre koder. For ældre STM32F103C6 enheder med en blank intern kode efter temperatur suffix 6 eller 7, herunder STM32F103C6T6, henviser DS5936 Rev. 7, Figur 3, bemærkning 1 læserne til DS5319 for elektriske egenskaber. Enhedshukommelse, perifere tællinger og pinout forbliver defineret af DS5936.

Projektopsætning, programmering og fejlretning

STM32F103C6T6 programmeres og fejlrettes normalt gennem sin Serial Wire Debug (SWD) grænseflade ved hjælp af en ST-LINK probe. Standalone STM32CubeMX bruges til at konfigurere pins, ur og periferiudstyr og generere projektet, mens STM32CubeIDE giver kode editing, bygning, Flash programmering og fejlretning.

Menuvejene i dette afsnit beskriver Eclipse/CDT-baserede STM32CubeIDE 2.2.0, udgivet den 30. juni 2026. De gælder ikke for det separate STM32CubeIDE for VS Code produkt.

ST-LINK SWD forbindelser

ST-LINK signal	STM32F103C6T6 forbindelse	LQFP-48 ben
SWDIO	PA13/JTMS/SWDIO	34
SWCLK	PA14/JTCK/SWCLK	37
NRST	NRST — anbefalet	7
GND	VSS/GND	Enhver jord
VAPP/VTref	Mål 3.3 V skinne	Spændingsreference

Brug en reguleret 3.3 V mål forsyning. På en ægte ST-LINK/V2, VAPP/VTref registrerer målspændingen i stedet for at levere strøm til MCU'en. Hold BOOT0 lav for normal opstart fra bruger Flash-hukommelse; hævning af BOOT0 er ikke nødvendigt for ST-LINK programmering.

Programmeringsprocedure

• Åbn standalone STM32CubeMX og vælg den præcise STM32F103C6Tx enhed. Konfigurer uret, GPIO'er, periferiudstyr og Serial Wire debugging under System Core → SYS.

• Åbn Project Manager, vælg STM32CubeIDE under Toolchain/IDE, og generer koden. STM32CubeMX dokumenterer Toolchain/IDE-valget som en del af projektgenereringskonfigurationen.

• I Eclipse-baserede STM32CubeIDE, vælg File → Import → Import STM32 Project → STM32CubeMX/STM32CubeIDE Project. Vælg det genererede projekt og fuldfør importen.

• Tilføj applikationskoden inden for de specificerede USER CODE sektioner, byg projektet, forbind ST-LINK proben via SWD, og start debuggeren. Brug breakpoints, trinvis kørsel, registervisninger og variabelovervågning til at verificere driften.

For reproducerbar udvikling og test, registrer STM32CubeIDE version, STM32CubeMX version, STM32CubeF1 firmware pakke version, compiler og toolchain version, ST-LINK firmware version, og projektversion anvendt til hver bygning.

STM32F103C6T6 Hardware Design og Validerings Tjekliste

Dette er en foreslået valideringsprocedure, ikke autorens eksperimentelle data. Rapportér testudstyret, driftsbetingelser, rå målinger, instrumenter og måleusikkerhed.

Minimum Hardware Tjekliste

• Tilslut VDD-pins 24, 36 og 48 til 3,3 V og VSS-pins 23, 35 og 47 til jord. Placer en 100 nF kondensator ved hver VDD/VSS-par og mindst 4,7 µF bulk kapacitans på 3,3 V-skinnet.

• Tilslut VDDA pin 9 til 3,3 V og VSSA pin 8 til jord. Følg VDDA med 100 nF + 1 µF.

• Hvis VBAT ikke benyttes, tilslut pin 1 til VDD og følg den med 100 nF.

• Hold BOOT0 pin 44 lav med en 10 kΩ pull-down for normal Flash opstart.

• Tilslut NRST pin 7, PA13/SWDIO pin 34, og PA14/SWCLK pin 37 til SWD-interfacet. Tilføj 100 nF fra NRST til jord.

• Brug HSI til grundlæggende opstart. Tilføj det passende HSE/LSE kredsløb, når det kræves af den endelige klokkonfiguration.

Minimum-System Skematisk

Figur 5. STM32F103C6T6 Minimum-System Skematisk

Figur 5 skal vise alle strømpins, afkoblingskondensatorer, VDDA/VSSA, VBAT, BOOT0, NRST og SWD-forbindelser.

Testbetingelser til At Registrere

Registrer printrevideringen, prøveantal n, gentagelser, forsyningsspænding og ripple, omgivelsestemperatur, klokkonfiguration, belastninger, sondeopsætning, instrumentnøjagtighed og kalibreringsstatus, firmwarebygning, STM32Cube-versioner, compilerversion og ST-LINK firmwareversion.

Beregning og Validerings Tjekliste

Tjek	Validering	Rapportér
Strøm	Mål VDD og VDDA under belastning og under opstart.	Min/maks spænding, ripple, usikkerhed
Reset/opstart	Strømcyklus, aktiver NRST og bekræft BOOT0-tilstand.	Reset resultat og mislykkede opstarter
SWD	Slet, programmer, bekræft, reset og debug.	Bestå/ikke bestå og forbindelsesfejl
ADC	Anvend kalibrerede indgangsspændinger og gentag målingerne.	Forventet kode, gennemsnitlig kode, spredning, fejl
PWM/timing	Mål frekvens og duty cycle.	Beregnet værdi, målt værdi, fejl
Kommunikation	Test med en kendt god node eller loopback.	Bit rate, rammeantal, fejl, varighed

For den 12-bit ADC, hvor VSSA ≈ 0 V:

LSB=V_DDA/4096

N_ideal= min (4095, [ (4096 x V_IN)/V_DDA ] )

hvor:

• Nideal = ideel ADC kode

• VIN = anvendt ADC indgangsspænding

• VDDA = målt analog forsynings/reference spænding

ADC-resultatet skal forblive inden for 0 til 4095.

Kodefejl = Nmeasured − Nideal

For en kantjusteret, op-tællende timer:

fTIM = PCLKx, når APB prescaler = 1

fTIM = 2 × PCLKx, når APB prescaler > 1

Så:

fPWM = fTIM/([(PSC + 1) × (ARR + 1)])

For PWM-tilstand 1, aktiv-høj drift:

Duty cycle (%) = CCRx/(ARR + 1) x 100

hvor PSC er timerens prescaler, ARR er auto-reload værdien, og CCRx er capture/compare værdien.

For målt ADC, PWM eller timingresultater:

Fejl (%) = (Målt - Forventet)/Forventet x 100

Rapportér den underskrevne eller absolutte fejl sammen med måleusikkerheden og testbetingelserne.

Tredjeparts Forskningssager

Disse kasusstudier opsummerer tredjepartsforskning ved hjælp af STM32F103C6T6. De blev ikke fuldført eller målt af forfatteren af denne artikel.

Magnetisk Kapsel Kontrol

Wang et al. (2023) brugte STM32-genereret PWM til at kontrollere tre ortogonale Helmholtz-spolepar gennem tre H-bro-moduler, der var vurderet til 450 W hver og forsynet ved 30 V. Værdien 450 W var en modulet vurdering, ikke målt strømforbrug. Systemet brugte åbent loop kontrol i stedet for lukket loop strøm eller orienterings feedback.

Tests brugte en Ø25 × 58 mm kapsel i en 100 mm vandkubbe. To kameraer registrerede bevægelse ved 640 × 480 pixels og 60–900 fps. Kapslen demonstrerede 90° rotationer. Ved 5 mT var det rapporterede maksimale estimate for blød-magnet moment 6 × 10⁻⁵ N·m, sammenlignet med 5.4 × 10⁻³ N·m for den permanente magnet. Momentet blev estimeret ud fra rotationsadfærden snarere end målt med en momentføler. Uafhængig prøveantal, testantal, usikkerhed og numerisk orienteringsfejl blev ikke rapporteret.

Kilde: Wang, Cui, Tian, og Han (2023).

Haptisk Touchscreen Kontrol

Kim et al. (2022) brugte en STM32F103C6T6 til at kontrollere en elektrostatisk resonansaktuator. En prototype fastgjort til en 125 g blok blev målt med en 352C66 accelerometer under en 50–200 Hz sweep, og nåede 2.5 g ved 99 Hz, hvor g betegner acceleration.

Fire aktuatorer blev derefter testet på et 17-tommers panel på 25 steder og 90, 117 og 150 Hz, hvilket gav 75 sted-frekvensforhold i stedet for 75 uafhængige prøver. Rapportede toppe var 1,4 g, 2,6 g og 1,5 g, henholdsvis. Artiklen identificerer oscilloskopet som DPO2012B i en figur, men DPO2021B i teksten. Gentagelser, usikkerhed, menneskelig test, levetid og strømforbrug blev ikke rapporteret.

Kilde: Kim et al. (2022).

Almindelige problemer og dokumenterede fejlfindingstrin

Almindeligt problem	Sandsynlig årsag	Dokumenteret handling
ST-LINK kan ikke registrere MCU'en	Ingen målestrøm, forkert SWD-wiring, manglende jord eller uhensigtsmæssig SWD-frekvens	Bekræft målestrøm og SWDIO, SWCLK, GND, NRST og målspændingsforbindelser. Reducer debug-frekvensen om nødvendigt.
ST-LINK stoppede forbindelsen efter programmering	Firmware deaktiveret eller omdirigerede debug-interfacet	Brug Connect Under Reset med NRST tilsluttet ST-LINK, og slet eller udskift den defekte firmware. UM2237 identificerer specifikt denne tilstand som nyttig, når applikationskoden deaktiverer JTAG/SWD.
Firmware downloades, men starter ikke	BOOT0 er høj, eller der bruges en forkert målkonfiguration	Træk BOOT0 lavt for at boote fra hovedflash, bekræft STM32F103C6Tx-målet og nulstil MCU'en.
Rødmændige nulstillinger eller ustabil drift	Strømkriser, utilstrækkelig decoupling, elektrisk støj eller watchdog/nulstille begivenheder	Mål VDD under drift og inspicer reset-kildeflag. Bekræft strømmen, decoupling, jordforbindelse og beskyttelseskrav, der er beskrevet i Afsnit 5, i stedet for at duplicere dem her.
MCU fejler efter clock-konfiguration	Forkert HSE/PLL-konfiguration, flash-latens eller bus-præscalere	For 72 MHz SYSCLK skal du konfigurere to flash-ventestatusser, holde APB1 på eller under 36 MHz, bekræfte oscillator- og PLLRDY-flag, før du vælger PLL som SYSCLK, og bekræfte den valgte klokkesource bagefter.
UART, PWM eller timerfrekvens er forkert	Forkert clock-tree-beregning	Bekræft RCC- og APB-præscalere og beregn timer-klokkesignalet med metoden i Afsnit 5.4.
ADC-aflæsninger er støjende eller unøjagtige	Dårlig VDDA-forsyning, uhensigtsmæssig samplingstid, høj kildeimpedans eller manglende kalibrering	Bekræft VDDA/VSSA integritet, udfør ADC-kalibrering, vælg tilstrækkelig samplingtid for kildeimpedansen, og hold input inden for det tilladte ADC-område.
PA15, PB3 eller PB4 fungerer ikke som GPIO	Benene er tildelt JTAG efter nulstilling	Konfigurer AFIO til at deaktivere JTAG, mens SWD bevares, hvis fejlfinding stadig er nødvendig.
Programmet overskrider den tilgængelige hukommelse	Projektet er konfigureret til en større STM32F103-variant	Brug STM32F103C6-hukommelseskonfigurationen med 32 KB flash og 10 KB SRAM, og gennemgå linkeren hukommelsesrapport.
I²C-enhed bekræfter ikke	Wringingsfejl, forkert adresse, utilstrækkelige pull-ups, inkompatibel logik spænding eller forkert timing	Tjek SDA/SCL-wiring, enhedsadressen, eksterne pull-ups, logik-spændingsniveauer og I²C-timing med et oscilloskop eller logikanalysator.
I²C BUSY-flag forbliver indstillet efter strømtilslutning eller en elektrisk forstyrrelse	Dokumenteret STM32F103x4/x6 I²C analog-filter begrænsning	Anvend ES0348 §2.8.7-genopretningssekvensen: deaktiver I²C; indstil SCL/SDA som open-drain GPIO høj og bekræft begge høje; træk SDA lavt og bekræft; træk SCL lavt og bekræft; træk SCL højt og bekræft; træk SDA højt og bekræft; gendan begge ben til alternativ funktion open-drain; sæt og ryd SWRST; endelig genaktiver I²C. Pull-ups alene korrigerer ikke denne låste BUSY-tilstand.
Et 5 V signal beskadiger eller forstyrrer GPIO	Spændingen blev anvendt på en ikke-FT eller analog pin	Kun FT-mærkede digitale ben må acceptere indgangsspændinger over VDD inden for DS5936-grænserne. For spændinger over VDD + 0,3 V, deaktiver de interne pull-up/pull-down modstande. Brug niveau shifting eller division for ikke-FT og analoge indgange.
Læsbeskyttelse aktiveret	Option-byte beskyttelsestilstand	Inspicer optionsbyte ved hjælp af STM32CubeProgrammer. Ændring fra den beskyttede til den ubeskyttede tilstand ved at gendanne RDP-værdien forårsager en omfattende sletning af hovedflash. STM32F1 bruger ikke den senere irreversible RDP-niveau 2-ordning.

STM32F103C6T6 vs STM32F103C8T6

De vigtigste forskelle mellem STM32F103C6T6 og STM32F103C8T6 er hukommelseskapacitet og antallet af tilgængelige timere og kommunikationsperiferier.

Funktion	STM32F103C6T6	STM32F103C8T6
Enhedstætheden	Lav tætheden	Mellemtætheden
Flash-hukommelse	32 KB	64 KB
SRAM	10 KB	20 KB
Generelle timere	2: TIM2–TIM3	3: TIM2–TIM4
I²C-grænseflader	1	2
USART-grænseflader	2	3
SPI-grænseflader	1	2

C6T6 og C8T6 deler LQFP48-fodaftryk og STM32F103-arkitektur, men migration kræver stadig verifikation af det nøjagtige linker-script, opstartsfil, alternative funktioner, perifere tilgængelighed, elektriske grænser og gældende errata. C8 firmware kan ikke flyttes til C6 uændret, når den overskrider 32 KB Flash eller 10 KB SRAM, eller bruger TIM4, I²C2, USART3 eller SPI2.

LQFP48 mekaniske dimensioner

Figur 6. LQFP48 7 × 7 mm pakkeoversigt og mekaniske data

STM32F103C6T6 bruger en 48-ben LQFP pakke med en typisk krop størrelse på 7 × 7 mm. Dens typiske samlede bredde, inklusive benene, er 9 × 9 mm, med en benafstand på 0,50 mm og en maksimal pakkehøjde på 1,60 mm. Hvert ben er typisk 0,60 mm langt, med et tilladt område på 0,45–0,75 mm.

Bemærk: Alle dimensioner er i millimeter, og tegningen er ikke i målestok. Minimums- og maksimumsværdierne viser fabrikationstolerancer. Brug ST's anbefalede PCB fodaftryk i stedet for at beregne loddepuder direkte fra pakkeoversigten. Pin 1 skal også matche identifikationsmærket på enheden.

Tekniske referencer

• STMicroelectronics. STM32F103x4, STM32F103x6: Lav tætheden ydeevne linje, ARM-baseret 32-bit MCU med 16 eller 32 KB Flash, USB, CAN, 6 timere, 2 ADC'er, 6 kom. grænseflader. DS5936/DocID15060, Rev. 7, juni 2015.

• STMicroelectronics. STM32F101xx, STM32F102xx, STM32F103xx, STM32F105xx og STM32F107xx avancerede Arm-baserede 32-bit MCUs. RM0008, Rev. 21, februar 2021.

• STMicroelectronics. STM32F10xxx/20xxx/21xxx/L1xxxx Cortex-M3 programmeringsmanual. PM0056, Rev. 7, december 2024.

• STMicroelectronics. STM32F10xxx Flash hukommelse mikrokontrollere. PM0075, Rev. 2, august 2012.

• STMicroelectronics. Kom i gang med STM32F10xxx hardwareudvikling. AN2586, Rev. 8, december 2022.

• STMicroelectronics. STM32F103x8, STM32F103xB: Mellemtætheden ydeevne linje. DS5319, Rev. 20, juli 2025.

Ofte stillede spørgsmål [FAQ]

1. Kræver STM32F103C6T6 en ekstern krystall for USB?

En krystal er ikke et logisk krav, men et standardsamsvarende USB design kræver en præcis 48 MHz PLL ur, der normalt er afledt fra en HSE krystal, resonator eller ekstern urkilde. Det kræver også en ekstern 1,5 kΩ D+ pull-up og det dokumenterede USB forsyningsområde.

2. Kan STM32F103C6T6 programmeres uden ST-LINK?

Ja. Indstil BOOT0 højt og BOOT1 lavt for at starte fabrikkens system-hukommelses bootloader. Den understøtter programmering gennem USART1 på PA9 og PA10. Fabrikkens bootloader giver ikke USB DFU for denne enhed, ifølge AN2606.

3. Kan USB og CAN fungere samtidig?

Nej. USB og CAN deler et dedikeret 512-byte hukommelsesområde, så de kan ikke fungere samtidigt. De kan være inkluderet i den samme firmware, men skal bruges på forskellige tidspunkter, som forklaret i RM0008.

4. Indgår STM32F103C6T6 en hardware DAC?

Nej. Analog-lignende output kan produceres ved hjælp af PWM og et lavpasfilter. Brug en ekstern DAC, når projektet kræver bedre nøjagtighed, hurtigere stabilisering eller en stabil spænding uden PWM ripple.

5. Kan STM32F103C6T6 køre FreeRTOS?

Ja. FreeRTOS-support leveres gennem STM32CubeF1 softwarepakken. Men C6T6 har kun 10 KB SRAM, så opgave-stakke, køer, buffere og middleware skal passe inden for denne grænse. Brug af små opgave-stakke, statisk tildeling og overvågning af stakbrug er ingeniøranbefalinger snarere end enhedskrav.